Baile > Taispeántas > Ábhar

Chipset Bog i dtreo comhtháthú próiseálaí i ríomhairí pearsanta

Mar 14, 2019

Go traidisiúnta i x86 ríomhairí, bhí príomhnasc an phróiseálaí leis an gcuid eile den mheaisín trí dhroichead thuaidh an mháthairchláir chipset. Bhí an droichead ó thuaidh freagrach go díreach as cumarsáid le feistí ardluais (cuimhne ar chórais agus busanna leathnaithe príomhúla, amhail cártaí PCIe, AGP agus PCI, mar shamplaí coitianta) agus os a choinne sin téann aon chumarsáid córais ar ais chuig an bpróiseálaí. Is gnách go n-ainmnítear an nasc seo idir an próiseálaí agus an droichead ó thuaidh mar an bus tosaigh (FSB). Rinneadh iarrataí ar acmhainní nach raibh á rialú go díreach ag an droichead thuaidh a dhíluchtú go dtí an droichead ó dheas, agus idirghabhálaí idir an próiseálaí agus an droichead ó dheas ag an droichead thuaidh. Láimhseáil an droichead theas "gach rud eile", go ginearálta feidhmeanna forimeallacha agus boird ar luas níos ísle (an ceann is mó mar dhiosca crua agus nascacht stórála) amhail cumarsáid USB, comhthreomhar agus sraithuimhir. Ba é an nasc idir an droichead thuaidh agus an droichead ó dheas an bus PCI de ghnáth.


Roimh 2003, bhí aon idirghníomhaíocht idir LAP agus an phríomhchuimhne nó feiste leathnaithe mar chárta grafaicí - cibé acu AGP, PCI nó comhtháthú sa mháthairchlár - á rialú go díreach ag IC an droichid ó thuaidh thar ceann an phróiseálaí. Rinne sé seo feidhmíocht an phróiseálaí ag brath go mór ar chipset an chórais, go háirithe feidhmíocht chuimhne an droichid ó thuaidh agus an cumas an fhaisnéis seo a aistriú ar ais chuig an bpróiseálaí. I 2003, áfach, d'athraigh tabhairt isteach AMD den tsraith próiseálaithe Athlon 64-giotán seo. Mar chuid den Athlon64 tugadh isteach rialtóir cuimhne comhtháite a ionchorpraíodh sa phróiseálaí féin, rud a cheadaíonn don phróiseálaí cuimhne a rochtain agus a láimhseáil go díreach, ag diúltú don ghá le droichead thuaidh traidisiúnta é sin a dhéanamh. Lean Intel agra in 2008 nuair a scaoileadh a chuid CPUs Core i sraith agus an ardán X58.


I gcomhtháthú próiseálaithe níos nua tá méadú tagtha ar an gcomhtháthú, go príomha trí phríomh-rialaitheoir PCIe agus grafaicí comhtháite an chórais a chuimsiú go díreach ar an LAP féin. Ós rud é go bhfágann an próiseálaí níos lú feidhmeanna gan láimhseáil, tá díoltóirí chipset tar éis comhdhlúthú a dhéanamh ar fheidhmeanna aonair an droichid thuaidh agus an droichid theas. Is é an leagan Intel de seo an “Mol Ardán Rialaitheora” (PCH), ar dhroichead droichid feabhsaithe é go héifeachtach do na forimeallaigh atá fágtha — mar go bhfuil dualgais thraidisiúnta droichead thuaidh, amhail comhéadan cuimhne, comhéadan bus leathnú (PCIe) agus fiú rialtóir físe ar bord, comhtháite Faigheann an LAP bás féin (is minic a bhíonn naisc thánaisteacha PCIe sa chipset). Mar sin féin, rinneadh Mol an Rialaitheora Ardáin a chomhtháthú sa phacáiste próiseálaithe mar an dara bás le haghaidh leaganacha soghluaiste de na próiseálaithe Skylake.